<CN 1083598A>

Application No.:

93109281.7 (1993.08.13)

Priority Data:

JP 92-215971(1992.08.13)

JP 92-215972(1992.08.13)

JP 92-347603(1992.12.28)

JP 92-347605(1992.12.28)

JP 92-347606(1992.12.28)

Applicant:

Casio Computer Co., Ltd.

(Tokyo, JP)

Inventors:

Yoshida, Mamoru (Kunitachi, JP), Sasaki, Makoto (Tokyo, JP), Okimoto, Hiroyuki (Hino, JP), Nomoto, Tsutomu (Hachioji, JP), Sato, Shunichi(Kawagoe, JP)

Title:

THIN-FILM TRANSISTOR ARRAY AND LIQUID CRYSTAL DISPLAY DEVICE USING THE THIN-FILM TRANSISTOR ARRAY

<Abstract>

A thin film transistor array comprises an insulative substrate, a plurality of pixel electrodes arranged in a matrix on the insulative substrate, a plurality of thin film transistors connected respectively to the pixel electrodes, a plurality of address lines formed on the insulative substrate, each address line being connected to a plurality of control electrodes of the thin film transistors, and a plurality of data lines arranged on the insulative substrate in such a manner as to intersect the address lines, each data line being connected to a plurality of data input electrodes of the thin film transistors. A short-wiring is formed on the outside of a display region on the insulative substrate on which the pixel electrodes are arranged, and the short-wiring is connected to at least two of the address lines and the data lines by a two-terminal element having non-linear resistance characteristics defining voltage/current characteristics on the basis of a space charge limited current.



[12] 发明专利申请公开说明书

[21]申请号 93109281.7

[51]Int.Cl⁵

G02F 1/133

[43]公开哲 1994年3月9日

[22]申请日 93.8.13

[30]优先权

[32]92.8.13 [33]JP[31]215971 / 92

[32]92.8.13 [33]JP[31]215972 / 92

[32]92.12.28[33]JP[31]347603 / 92

[32]92.12.28[33]JP[31]347605/92

[32]92.12.28[33]JP[31]347606 / 92

[71]申请人 卡西欧计算机公司

地址 日本东京

[72]发明人 吉田守 佐佐木诚 冲本浩二

野本勉 佐藤俊一

[74]专利代理机构 永新专利商标代理有限公司 代理人 程 伟

H01L 29 / 784 G09F 9 / 30


说明书页数:

附图页数:

[54]发明名称 薄膜晶体管阵列及使用该阵列的液晶显示器

[57]摘要

薄膜晶体管阵列,包括一绝缘基板、布置在其上的一矩阵中的多个象素电极、分别连接在象素电极上的多个薄膜晶体管、形成在绝缘基板上的多条地址线(各地址线连接在薄膜晶体管的多个控制极上)、及布置在绝缘基板上与地址线交叉的多条数据线(各数据线连接在薄膜晶体管的多个数据输入极上)。在布置有象素电极的绝缘基板上的一显示区外部形成一短路线,并用一具有非线性电阻特征的两接线端元件将短路线连接到地址线与数据线的至少两条上。



FT-LCD)的剖视图。

如图2所示,采用根据本发明的一个TFT阵列的 液晶显示器 (LCD) 器件包括具有一层形成为覆盖象 素电极 15与TFT 14的定向膜 20的一个TFT阵列 110, 一块具有面向象 素电极 15的一个相对电极 22及一层覆盖该相对电极 22的定向膜 23的相对基极 24,介入相对基板 24与TFT阵列 110之间的具有预定厚度的一个液晶 (LC) 层 21,以及一个用于将相对基板 24与TFT阵列以预定的间隔连接的封闭部件。

TFT阵列110具有下述结构。延伸在行中的地址线12及延伸在列中的数据线13布置在一块透明的绝缘基板11上,使得地址线12与数据线13以相互绝缘的方式成直角交叉。在地址线12与数据线13的交叉点上设置TFT14及象素电极15。TFT14电连接到线12与13上,并且象素电极15电连接到TFT14上。象素电极15布置成行与列以形成一个显示区。

用一层导电膜制成的一个短路线或短路环16形成在基板11的外周边部分上。地址线12及数据线13从显示区中伸出并电连接在短路线16上。在完成了TFT阵列110的制造过程之后或者在形成LC单元的过程中粘附了面向TFT阵列110的相对基板24之后,将短路线16沿图1中的虚线17割掉。

包围显示区的一条短路线18形成在显示区的外缘

附近并在割去线17的内部,使得该短路线18以绝缘的方式与地址线12及数据线13交叉。在基板11上形成该短路线18的一个数据线连接部分18a,该连接部分是基本上与地址线12平行的。在一层门绝缘膜42(下面描述)上形成一个基本上与数据线13平行的短路线18的地址线连接部分18b。用具有由空间电荷限制的电流确定的非线性电压/电流特征的两接线元件(SCLC元件)19将短路线18连接到地址线12与数据线13。

图 3 与 4 展示布置在TFT阵列 1 1 O的地址线 1 2 与数据线 1 3 的交叉点上的TFT 1 4 与象素电极 1 5 的结构。如这两个图中所示,地址线 1 2 通过门绝缘膜 4 2 及交叉点绝缘膜 2 1 (下面描述)与数据线 1 3 相交。在交叉点附近,设置了以一个门电极 4 1 到地址线 1 2 及以一个漏电极 4 6 连接到数据线 1 3 的 TFT 1 4。该TFT 1 4 的源极连接到象素电极 1 5 上。

TFT14具有下述结构。在基板11上形成从地址线12上伸出的门电极41及覆盖该门电极41的门绝缘膜42。在门绝缘膜42的门电极41的上方位置上形成一层非晶硅的半导体膜43,从而形成了一个器件区。在半导体膜43的沟道部分上形成一层氮化硅的阻挡层44。在半导体膜43的一侧上,经由一层由掺有杂质的半导体制成的电阻的接触层45形成漏极46。该漏极46是连接到数据线13上的。在半导体膜43的另一侧,经由一层掺有杂质的半导体制成的电阻的接

触层47形成源电极48。该源电极48是连接到由透明的导电膜制成的显示电极15上的。另外,在TFT14上形成一层保护膜49。

图 5 与 6 展示布置成与地址线 1 2 及数据线 1 3 交 叉的短路线18的结构以及连接在短路线18与地址线 及数据线12及13之间的SCLC元件19的结构。 特别是,形成在地址线12与短路线18之间的一个连 接部分上的SCLC元件19是这样构成的,使得在覆 盖基板11上形成的地址线12的门绝缘膜42上形成 一个岛形半导体膜 91。此外,在半导体层 92上形成 一层用于隔离两个电极及保护半导体膜91的半导体保 护层 9 2, 并且电极 9 4 与 9 6 是形成在半导体膜 9 1 的两侧部分上的,保护层 9 2 是形成在这两个电极之间 的。两个电极之一, 94, 是经由在门绝缘膜42中形 成的一个孔42日连接到地址线12上的。另一个电极 96是直接到短路线18的上部短路线部分18b上的。 这些两接线端器件区是被保护膜49覆盖的。形成在数 据线13与短路接线18之间的一个连接部分上的SC LC元件19具有类似的结构。虽然没有示出,两个电 极之一,94,是直接连接在数据线13上,并且另一 个电极 9 6 是经由形成在门绝缘膜 4 2 中的一个孔连接 在短路线18的下部短路线部分18b上的。

至于图 5 与 6 中所示的 S C L C 元件 1 9 的结构, 一个电阻的接触层并不设置在两个电极 9 4 与 9 6 作为 一方面与半导体膜 9 1 作为另一方面之间。从而,形成

采用该TFT阵列的LC显示器通常是由大约25 伏的电压驱动的。从而,如图7所示,SCLC元件1 9的电阻在这一电压范围内是足够高的,并且流经地址 线12之间、数据线13之间以及地址线12与数据线 13之间的漏电电流是非常低的,在数量级10⁻⁶至 10⁻⁷安培。从而,对作用在象素电极15上的数据 信号的影响是低的,并且能够显示清晰的图象。此外, 在切掉了短路线之后,能够实行有关线路漏电或短路的 电检测,并且可以电测量TFT的特征。

下面参照图8A至1OE描述用于制造上述TFT 阵列的工艺。图8A至8E展示制造TFT部分的顺序 步骤,图9A至9E展示制造SCLC元件的顺序步骤, 以及图1OA对1OE展示制造地址线12与形成在地 址线12上的数据线连接部分18b之间的交叉部分的 顺序步骤,以及在制造数据线连接部分18a与形成在 短路线18的上方与下方的地址线连接部分18b之间 的接触部分18c的顺序步骤。

利用阴极喷镀方法在玻璃等透明绝缘基板 1 1 上喷镀一层 Cr、A1、Ta、Ti等的金属或合金薄膜。进行选择性蚀刻以形成图 8 A中所示的一个门电极 4 1 以及图 9 A 与 1 O A 中所示的一条地址线 1 2 及一个下部数据线连接部分 1 8 a (以下称作"下方短路线部分")。在这些步骤中,在图 1 中所示的基板 1 1 的外侧周边部分上同时形成一条短路线 1 6。

在已经形成有门电极41等的基板11上用等离子

化学气相淀积 (CVD) 工艺相继形成三层薄膜,即,一层用作门绝缘膜 4 2 的 氮化硅膜,一层用作半导体层 4 3 的非晶硅膜 4 3 a以及一层用作阻挡层 4 4 的 氮化硅膜。将不必要的部分去掉只留下对应于TFT1 4 的 沟道部分的最上层氮化硅膜部分,如图 8 B中所示,S CLC元件 1 9 的半导体保护层 9 2 ,如图 9 B中所示,以及地址 1 2 与上方短路线部分 1 8 b (以下描述)之间的交叉部分,如图 1 O B 所示。这样,便形成了阻挡层 4 4 、半导体保护层 9 2 及线间绝缘膜 2 1。

掺有杂质的非晶硅层 (它们将作为电阻的接触层 4 5 5 4 7) 利用等离子 CV D 工艺形成在基板 1 1 上的非晶硅膜的整个上表面上,在它的上面形成阻挡层 4 4 等。随着,用喷镀工艺相继喷镀 C r 等的金属薄膜。此后,相继蚀刻掉 T F T 1 4 器件区以外的区域上的金属薄膜及掺有杂质的非晶硅层。这样,如图 8 C 中所定则并且如图 9 C 所示,形成了 S C L C 元件 1 9 的器件区,并且如图 9 C 所示,将除了地址线 1 2 与上方短路线部分 1 8 b 之间的区间部分以外的非晶硅膜 4 3 a 去掉。

然后,在基板11上的TFT14、SCLC元件 19及门绝缘膜42上喷镀一层由ITO制成的透明导 电膜。蚀刻该透明导电膜,形成一个连接到TFT14 的源电极48上的象素电极15,如图8D所示。随即, 去掉用于将地址线12连接到驱动电路的地址线端点(未示出)上的一层氮化硅膜。同时,如图9D所示,在 地址线12上的氮化硅膜中形成一个接触空孔42a, 并如图10D所示,在下方短路线部分18a上形成一个接触孔42b。

此后,用阴极喷镀在TFT上喷镀一层A1、Ti、Mo等的金属膜或合金膜,或者这些金属膜的一层叠层膜。然后蚀刻该喷镀的膜以形成如图8E所示的一条数据线13,如图9E所示的一个电极94及连接地址线12与SCLC元件19的另一个电极96,以及如图10E所示的与数据线13平行的短路线18的一个上方短路线部分18b(以下称作"上方短路线部分")。

通过上述步骤,TFT14的漏极46被连接到数据线13上,数据线13在一个与下方短路线18a交叉的部分上被连接到SCLC元件19的一个电极上,并且SCLC元件19的另一个电极被连接到下方短路线部分18a上。布置在地址线12与上方短路线部分18b上。上方短路线部分18b上。上方短路线部分18b上的氮化硅膜分离。上方短路线部分18a上的接触空孔42b被连接到下方短路线部分18a上的接触空孔42b被连接到下方短路线部分18a上,并且是由用于形成门绝缘膜42、非晶硅膜43a、以及用于形成TFT14的阻挡层44的氮化硅膜与地址线12绝缘。

最后,用等离子CVD工艺在基板的整个表面上形成一层将成为保护层49的氮化硅层,然后蚀刻该氮化硅膜,从而在地址线12与数据线13的端上形成接线端部分用于与驱动电路相连,如图4与6所示。此外,将对应于显示电极15的象素区50的氮化硅膜部分去掉以形成保护膜49。

如上所述,根据本实施例的TFT阵列,基板上的TFT14、地址线12及数据线13、以及连接这些线的SCLC元件19是由用于形成及蚀刻TFT14的薄膜的步骤相继形成的,不需要在这些步骤中提供特殊的膜来形成TFT14。这样,用于形成SCLC元件19的步骤数并不增加,并且可以容易地制造带有SCLC元件19的TFT阵列。

在上述实施例中,门电极41与地址线12是用Cr、A1、Ta、Ti等的金属或合金层形成的。然而,生成门电极41与地址线12的方法不限于此。也可使用这些金属膜的一种叠层膜等。为了增强门电极41与地址线12的绝缘,它们的表面可用阳极氧化、热氧化等加以部分地或全部地氧化。

这一第一实施例也可应用于具有不形成阻挡层44 及半导体保护膜92的一种结构的TFT,或者应用于 其中布置有SCLC元件的TFT阵列。


然而,在第一实施例中,如图11所示,可以以并 联方式将两个以上的SCLC元件19连接地址线12、 数据线13与短路线18之间。按照这一结构,当SC LC元件19导通时,SCLC元件19的并联电路的电传导性能可增加一倍或更多,并可增强对静电的防护作用。

虽然未示出,根据这一第一实施例,可在地址线1 2之间串联两个以上的SCLC元件19,并且同样可 在数据线13之间串联两个以上SCLC元件19。在 这一情况中,SCLC元件19的串联电路的截止电阻 增加,从而减小了流经地址线12之间、数据线13之 间、及地址线12与数据线13之间的漏电电流。

第二实施例

在本发明中,在第一实施例中用作连接短路线与地址及数据线的薄膜无电阻元件的双注入型SCLC元件可用其它的具有相似的非线性特征的两接线端元件代替。下面参照附图12至17详细描述采用电子注入型SCLC元件作为两接线端元件的本发明的一个第二实施例。已经在第一实施例中提到过的结构元件将用相同的参照数字指示,而其说明则将从略。

图12至15展示布置成与地址线12与数据线1 3交叉的短路线18的结构,以及连接在短路线18与地址及数据线12及13之间的SCLC元件29的结构。特别是,在覆盖形成在基板11上的地址线12的一层门绝缘膜42上形成了一层岛形半导体膜91。在该半导本膜91上形成了一层用于隔离两个电极并保护






图2




图3







图4










图7

